一方、日本ではIBAD基板を用いた構造を基軸に開発が進められており、SRLと昭和電線がその開発主体となっている。高特性化に関しては、SRL東京が世界的にも先行しており、以前の報告で紹介したマルチコート法による厚膜化で413 Aを実現した後に、更なる厚膜化時の課題として明らかになったクラックに関して、新しい焼成手法として仮焼ステップと本焼ステップの間に中間熱処理を加えることにより厚膜でのクラック抑制に成功し、1 cm幅線材で508 Aの通電に成功している(図1)。最近では、更に組成制御による臨界電流密度の向上できることが見いだされ、525 A/cm幅を得、今後、更なる向上が期待されている。 また、最近では、磁場中での特性向上に対する研究開発も始められている。TFA＊MOD法の場合には、PLD法と成長機構がことなることからPLD法でのピン止め点導入手法が必ずしも適用できるわけではない。例えば、PLD法で非常に効果的である、Zr添加によるBamboo構造や基板上にナノドットを形成して表面まで欠陥を導入する手法などは、コラムナー組織で成長するPLD法に適した方法で、層状成長組織を有するTFA＊MOD法へのそのままの適用は困難である。そこで、考案されたのが、組成を意図的に変化させ、余剰の組成分による微小析出物を分散させる方法での磁場中特性向上法の検討がなされている。SRL東京では、YBCOにSm及びCuを添加する方法で、磁場中特性の向上に成功し、3 Tの磁場中において無添加試料に比べ2倊以上である28 A/cmの高いIcを実現している。

長尺化に関しては、二つの異なる手法で本焼プロセスの開発を進めている。一つはリール式で、もう一つはバッチ式である。リール式では、一旦適正な定常状態を実現できれば原理的には長さに制限がなく長尺プロセスとして他のPLD法やMOCVD法でも一般的に用いられている手法である。但し、超電導層の形成面積が限定されることから高速化が課題となる。バッチ式は、ドラムに巻いた長尺線材を大型炉内において一括熱処理する方法で、大面積処理が可能となり高速化に適した手法である一方、長さが炉のサイズに大きく依存することになる。最近の進展としては、リール式では前回の報告では9 m(119 A)であった線材に関して焼成条件、特にガス流条件の適正化による25 mで100 Aの特性を有する線材の作製に成功している。更なる長尺化と共にIc向上を目指して、上述の高Ic化技術の適用を進めている。一方、バッチ式長尺プロセス開発では、特に大型炉内でのドラム周囲において層流条件を数値解析により導き、これを線材作製に応用し、40 m線材で155 A/cm幅の特性を得るに至っている(図2)。長さ方向でのIc分布調査によれば、部分的には200 Aを超える領域も確認できており、これを全域に亘り実現すると共に更なる高Ic化、長尺化を目指している。仮焼プロセスでは、複数回塗布して仮焼を繰り返すマルチコート法を用いていることにより、バッチ法は高速化の利点が生かせず、逆に長時間を要することからリール式を選択し、500 m級塗布・仮焼装置を既に昭和電線電纜に導入しており、今年度導入を計画している本焼装置と併せて、H19年度末までに500 m-300 A線材の作製を目指している。

図1　TFA＊MOD法における厚膜化による高Ic膜作製結果。黒塗り記号は従来熱処理方法による結果で、CeO2配向性が異なるシリーズを示す。○は、中間熱処理法によりクラックを抑制した厚膜試料の結果を示す。

図2　本焼プロセスをバッチ式焼成炉を用いて実施した40 ｍ線材のIc特性の分布。

(アントン)