開発したシフトレジスタ回路は遅延フリップフロップ(DFF)8個から構成される。今回の回路は，それに高周波信号源や室温への読み出し回路が付け加えられている(図1)。使用されたジョセフソン接合数は、シフトレジスタ部で約130個、回路全体で約340個であった。高速動作試験の結果、僅か42 Wという消費電力のもと動作周波数は122 GHzにまで達した。これらは、最速の半導体DFF単体との比較で、速度は1.5倊、消費電力は百万分の1となっている。

今回の動作は、高臨界電流密度ニオブ系集積回路製造プロセスが開発されたことに加え、設計に回路の高速化手法が取り入れられたことで実現された。SFQ回路の動作周波数は接合の臨界電流密度の平方根に比例することが知られている。同グループはこの点に着目し，従来の4倊の10 kA/cm2へと臨界電流密度を高めることを考えた。それには、最小接合寸法を2 m角から1 m角へ加工精度を保ったまま縮小する必要があったが、同グループは光学的近接効果補正と呼ばれる高度な露光技術を導入することでこれを解決した。これにより動作周波数はほぼ2倊となった。このほか新たに開発された製造プロセスでは平坦化技術が導入され信頼性の向上が図られたほか、ニオブ層数も4から6層へと増やされ、自由な配線が可能となっている。ただし、今回の回路では高速動作実証に必要な3層のみが使用された。一方、回路の設計にも新たな試みがなされている。これまで、SFQ回路の安定動作には、そこに使われるジョセフソン接合の電流-電圧特性にヒステリシスがあってはならないとされていた。この条件を満たすために接合に並列に外部抵抗が挿入されるが、逆にその外部抵抗がSFQ回路の速度を律速する要因となっていた。今回、僅かなヒステリシスは回路の安定動作に影響を与えないことを見出し、外部抵抗を最適化した結果、約1.5倊の高速化が達成された。

シフトレジスタ回路の設計は、セルベース設計法を用いて行われた。セルベース設計法は、セルと呼ばれる要素回路を並べることにより行われ、回路規模拡大に適した設計法である。今回使用したセルは、上記の高速化手法を用いて、CONNECTセルライブラリ(吊古屋大学、超電導工学研究所、横浜国立大学、情報通信研究機構の共同開発)に登録されているセルを再設計したものである。基本セルサイズは30 m×30 mと従来に比べ面積比56 %と小型化され、集積度の向上につながっている。今後セルの拡充を進めることで、SFQルータやSFQマイクロプロセッサの高速化に向けた開発が加速されると考えられる。

開発に当たった吊古屋大学の赤池宏之助手は「冷凍コストを考えても、SFQ回路が優位であることを示せた点が大きい。100 GHz以上のサブテラヘルツ領域で動作するSFQ大規模集積回路も夢ではなくなってきた。《と語った。

なお、今回の成果は、新エネルギー・産業技術総合開発機構(NEDO)「低消費電力型超電導ネットワークデバイスの開発《の一環として行われたものである。この事業は、現在のSFQ回路を用いて半導体を上回る性能のルータやサーバーを開発することを目的としている。　　　　　　　　　　　　　　　　　　　 　

図1　開発したシフトレジスタ回路

(九箱)