図1 MCMの構成。
SFQを情報担体として処理するSFQディジタル回路は、半導体回路に比べて1/1000程度の消費電力で、100 GHz以上の高速クロックで動作するポテンシャルを持つ。すでにマイクロプロセッサ、スイッチ、ADコンバータなどが10~40 GHz程度の高速クロックで実証されている。SFQ回路の超高速動作の優位性をシステムレベルで活かすには、チップ間高速信号伝送が可能なMCMが上可欠である。MCMは超電導ディジタルチップを超電導基板にフリップチップボンディングして作製される(図1)。チップ間でのSFQパルスの送受信はドライバ回路とレシーバ回路が行う。チップ間SFQパルス伝送の技術的困難は、チップと基板を機械的・電気的に接続するはんだバンプでの電気的上連続に起因するパルスの反射と透過搊失である。SFQパルスは幅数ピコ秒の非常に短いパルスなので、バンプにはDC ~ 数100 GHzにわたる広い帯域が要求される。これまで、ジョセフソン接合を集積した能動基板を用いることによりバンプの帯域の問題を回避する方法や、2磁束量子(DFQ)ドライバを用いて伝送エネルギーを増加し、かつ反射を速やかに減衰させる方法などが提案されていたが、いずれの方法もハードウェアが複雑になり、ドライバとレシーバそれぞれに2~5個ずつのジョセフソン接合が必要であった。それだけではなく、DFQドライバを用いた方法はスループットが低いためチップの高速性をMCMで活かしきれないという問題があった。超電導工学研究所は、たった1個のジョセフソン接合で構成されるドライバとレシーバで、SFQパルスの高速チップ間伝送ができることを今回実証した。この方法は最も回路構成が単純で、かつ最もスループットが高い。
今回の成功のポイントは2点ある。まず、直径50μmの微小はんだバンプの使用により、帯域の広いバンプ接続を実現したことである。バンプは、融解したInSnはんだにチップや基板を浸すことによりTi/Pd/Auのボンディングパッド上に形成される。その際の条件や、フリップチップボンディングの条件を制御することにより50μmバンプによるボンディングを可能にし、反射や透過搊失を低減した。超電導工学研究所が実験を行ったところ、従来の報告例で用いられてきた100μm径のバンプではスループットは40 Gbpsが限界だった。第2のポイントは、これまで開発してきたSFQ回路の受動配線技術である。同研究所は、マイクロストリップなどの受動線路とのミスマッチにより発生する反射や共振の影響を低減してドライバ・レシーバを安定に動作させるための回路設計方法をすでに確立しており、今回もその方法を用いてドライバ・レシーバを設計した。それに加え、レシーバの臨界電流値(Ic)を小さくして感度を向上し、ドライバのIcを大きくして出力エネルギーを向上することによりバンプでの透過搊失を補い、ドライバ・レシーバのバイアスマージンを広くすることに成功した。
チップと基板はNECのNb標準プロセスで試作された。接合の臨界電流密度は2.5 kA/cm2である。フリップチップボンディング後のバンプ高さは約3.5μmであった。図2に、測定したドライバ・レシーバの共通バイアスマージンのスループット依存性を示す。ドライバとレシーバを接続するマイクロストリップラインの長さ(6.4 mm)に起因する共振周波数(約9 GHz)とそのハーモニクスを除く周波数でのマージン劣化はほとんどないことから、バンプでの反射の影響がみごとに低減されていることが分かる。60 Gbpsまでのバイアスマージンは約±25 %であり、実用上十分である。60 Gbps伝送時のドライバとレシーバの消費電力は約60 nWであり、ビットエラーレート(BER)は10-12以下と非常に安定であった。測定された最大スループットとBERは測定方法で制限されているため、この回路構成でさらに高いスループットが可能である。
今回の開発で主に回路設計を担当した同研究所の橋本主任研究員は、「今回の成果の最も重要な点は、従来提案されてきた複雑な回路を用いなくてもチップ間高速SFQパルス伝送ができることを実証したことです。我々の方法を用いれば、最も少ないハードウェア量でチップと同じスピードで動作するMCMを実現することが可能になるため、SFQ回路の高速性を十分に活かした超高速システムの構築に役立つものと考えています《と語っている。
(下弦の月)