SFQ回路は半導体回路と異なり、量子化された磁束の有無で情報の‘1’、‘0’を表現する。1ビットを表現する磁束は数ピコ秒幅・数百マイクロボルトの微小電圧パルス信号として回路中を伝搬する。そのため、半導体回路に比べて高速であり、しかも消費電力が少ないという特長をもつ。この超高速・低消費電力特性から将来の超高速情報処理回路としてSFQ回路が注目されている。

現在の半導体回路設計は自動化が進み、人手による設計は回路修正による性能向上を目的とすることが多い。一方、半導体回路と動作原理が異なるSFQ回路設計に半導体設計ツールを使うことができないため、SFQ論理合成は人手に頼っていた。SFQ論理回路を設計できる技術者は限られており、しかも、設計できる回路規模が限られていた。超電導工学研究所が開発したSFQ論理合成ツールを使うことで、Verilog HDLやVHDLなどのハードウェア記述言語で書かれた動作仕様からSFQ論理回路を自動生成することが可能になる。ツールを使うことで、設計時間が短縮され、設計可能な回路規模が拡大する。また、設計者が記述する動作仕様は半導体回路設計と同様であるため、超電導回路に詳しくない設計者でも容易にSFQ回路を設計できる。合成ツールはSFQ回路の特性を考慮して、ゲートレベルでのパイプライン化を自動で行い、動作周波数の高い回路が実現できる。超電導工学研究所で既に開発したSFQ回路自動配置配線ツールと合わせて、トップダウンのSFQ回路設計自動化が可能となった。

本論理合成手法は、超電導工学研究所が吊古屋大学・横浜国立大学・情報通信研究機構と共同で研究・開発したSFQセルライブラリとセルベース設計技術を土台にしている。ソフトウェア実装は設計自動化ツール開発・販売の最大手である日本ケイデンス・デザイン・システムズ社が行った。本研究は、低消費電力型超電導ネットワークデバイスの開発の研究として、新エネルギー・産業技術総合開発機構の委託により実施したものである。

実際にこのツールを用いて論理演算や加減算など16演算が可能な4ビットALUを合成したところ14段のゲートレベルパイプラインステージをもつ565論理ゲートの回路が生成できた(図1)。生成に要した時間は6秒である。32ビットに拡張しても14秒で7598論理ゲートの回路が生成できた。

実際に設計手法開発と論理合成を行った亀田義男主任研究員は「SFQ論理合成ツールにより様々な回路の自動生成が可能となり、上位のアーキテクチャ・回路構成検討に多くの時間をかけられるようになる。《と述べている。

図1　4ビットALUの論理合成結果

　 (輪)