情報ネットワークはいまや水や電気のようなインフラと同様なものになりつつある。現在日本ではADSLの普及などにより飛躍的にトラフィックの増加が進んでいる。今後光ファイバの普及により、100Mbpsが各家庭に入る時代になれば、必要とされる基幹ルータの容量は数十Tbpsに達すると見込まれている。現在最大容量の半導体ルータのスイッチ容量は1Tbpsである。これまでルータのスイッチ容量は半導体LSIのクロック周波数の伸びに従って向上してきた。半導体のロードマップ(ITRS2003)に従い、これまでの傾向が続くと仮定すると、ルータ容量も5Tbps程度にとどまり、将来の需要を満たせない可能性が高い。 超電導工学研究所では、このような情報爆発を解決するブレークスルー技術としてSFQ技術のルータ技術への適用を研究してきた。通常のルータはラインカードとスイッチカードと呼ばれる部分から構成されている。ラインカード処理はパケット入力ポート毎になされ、いわば分散処理的な性格を持つが、スイッチカードは全てのラインカードからのIPパケットが集中する集中制御となる。スイッチカードは、回路の稼働率が高く、性能向上のため回路全体のクロックを上げることが難しい。最新のASICを採用しているが現在のスイッチカードのクロックは数百MHzに留まっている。このため、10Gbpsレベルのパケット処理においても、半導体技術では並列展開をとらざるを得ない。並列展開はハードウエア量の増大をまねき、総消費電力の増大と複雑化した実装により処理能力に限界がある。超電導工学研究所では、SFQ技術をスイッチカード、すなわちパケットスイッチに用いることを提案している。SFQパケットスイッチは数10GHzクロックで動作するので、並列展開の必要がなく、少ない回路で大量のデータが処理でき、ピンネックの問題からも解放される。図１にそのコンセプトを示した。

今回開発したSFQ4×4スイッチは、4個の2x2スイッチから構成される。図2にチップ写真を示した。このチップはNEC筑波研究所内に置かれた超電導工学研究所のニオブ系プロセスラインを使用して試作された。接合数は4316個である。スイッチ設計に関して、本来、この規模であれば従来のフルカスタム・マニュアル設計が可能であるが、スイッチのスケーラビリティを高めるために、次のような技術開発を行い設計した。(1)基本となる2×2スイッチを相互に接続する配線に、マイクロストリップ線（またはストリップ線）からなるPTL(Passive Transmission Line)を使用した。PTLは従来の配線JTLに比べ消費電力、伝播遅延、ジッタ精度向上などの優位性を持っているが、SFQパルスの伝播におけるインピーダンスミスマッチの問題があり実用的な利用がなされていなかった。超電導工学研究所ではこの問題点を解決する設計スキームを開発し、最長1.6mmのPTLを6本用いて2×2スイッチ間を結合し充分な動作マージンを持つ信号伝送を可能とした。配線遅延は1/10に縮小した。(2)2×2スイッチの設計は論理回路図からSFQ回路のレイアウトを自動的に生成する自動配置配線ツールを用いておこなった。このツールはフロークロッキング法に基づいて、ピコ秒のタイミング制約を遵守しながらSFQゲートの配置とゲート間の配線を自動的に行う。既にジョセフソン接合を10万個以上使用した回路のレイアウトも可能であることを検証したという。これまでのマニュアル設計手法に比べて飛躍的に回路規模を向上させることができる。以上の設計技術は、超電導工学研究所、情報通信研究機構、吊古屋大学、横浜国立大学が共同で開発して運営しているセルライブラリCONNECTをベースにしている。スイッチ回路の実験は、CONNECTセルライブラリにあるオンチップテスト回路を用いておこなわれ、4×4スイッチ動作を40GHzクロックまで確認した。スイッチとしての総スループットは160Gbpsになり、現在のハイエンドルータと同等なレベルである。

開発に携わった超電導工学研究所の萬主任研究員によると、これまでパケットスイッチに利用されてきた半導体回路は、微細化により性能向上を続けてきたが、今後リークによる消費電力増加・配線遅延などにより、これまでの延長線的な性能向上が極めて困難な状況にある。このため新たな技術の登場が期待されている状況で、今回のような実証的なデモンストレーションには大きな意味があるといえる。今後SFQパケットスイッチの大規模化とSFQスケジューラなどの制御回路の開発を推進していく計画であると述べた。　

図1　半導体スイッチとSFQスイッチの構成概念図

図2　試作されたスイッチチップ

(まんぼう)