図1 動作実証に成功したSFQマイクロプロセッサ
(大菜)
SFQ回路は、ピコ秒オーダーの高速性と１論理ゲート当たり数百ナノワットという低消費電力性を合わせ持つことが特徴である。発熱や配線遅延によって半導体大規模集積回路(LSI)の進展にかげりが見え始め、SFQ回路は俄然注目を浴びるようになってきた。
ネットワークを行き交う情報量は依然として高い伸びを示しているのに対し、このままではLSIの成長の鈊化によりその伸びを支えきれずネットワーク障害が発生するのではないかという危惧が論ぜられ、さらには情報を処理するルータやサーバが消費する電力の急増によって、将来電力危機が起こるといった指摘すら出されている。こういった危惧や懸念を払拭する技術としてSFQ回路は、すべての技術を網羅して検討されている国際半導体技術ロードマップ(ITRS)において昨年最右翼に位置づけられた。
日本ではSFQ回路の将来性を見込み、2002年度より経済産業省やNEDOの支援を受け、SFQ回路のプロセス技術の高度化やSFQルータ、SFQプロセッサをターゲットとした集積回路設計の基盤技術が開発されている。設計技術に関しては、吊古屋大学、横浜国立大学、超電導工学研究所、通信総合研究所の4グループが一体となって、物理レベルから論理レベルにいたるさまざまな問題の解決にあたっている。中でも特筆すべきはセルベース設計法とよばれる設計法の確立とピコ秒のタイミング調整技術である。セルベース設計法は、ANDゲートやNOTゲートなどの論理ゲートを物理的なレイアウト情報とともにセルとしてライブラリに登録し、セルを組み合わせることで大規模な論理回路を構成する手法である。ここで問題になるのは、セルを組み合わせることによる動作マージンの低下であるが、4研究機関が開発したCONNECTセルライブラリでは、最適化技術を駆使することで、たとえ素子パラメータにばらつきがあったとしても十分なマージンを確保することに成功している。また、遅延時間などのタイミング情報をそのバイアス電流依存性を含め抽出し、テーブルとしてCADツールに入れることで、デジタル領域(数学モデルの領域)で大規模回路が設計できるようにもなっている。さらに最近になって信頼性の高い受動配線技術もツールに導入され、光速でSFQ信号が転送できるようになった。
マイクロプロセッサは、現時点の技術の集大成として設計が試みられた。最低限の命令として７つの命令が用意され、その命令の解釈・実行が1GHzで行えるようになっている。SFQ回路の高速性を活かしALU(算術論理演算ユニット)などでの信号処理は16GHzでのビットシリアル演算となっており、これによりプロセッサの大幅な小型化が図られた。プログラムカウンタ、コントローラ、レジスタ、ALUなど、個々の要素回路の設計・実証が最初に行われたが、上述の仕様を満足させるため、要素回路によって異なったクロック分配法が用いられた。しかしながら、複数のクロック分配法の採用は要素回路間の確実なデータ受け渡しに対しては非常に高い技術を要求する。今回の開発では、デジタル領域での設計技術をベースにフロアプランの見直しや受動配線を駆使することでこの問題を解決した。実際のチップは超電導工学研究所が、自身が維持しているNEC標準プロセスによって作製した(図1)。測定の結果、7つの命令すべてが正常に実行され、ビットシリアル処理については、最高で18GHz程度まで動作した。
開発に当たった藤巻助教授は、「マイクロプロセッサはデジタル回路の中でもっとも複雑なものである。その高速動作実証に成功したことは、SFQ回路の設計技術が成熟してきたことを意味している。今後、プロセスの飛躍的向上も見込めることから、SFQ回路はいよいよ実用化段階に入ってきた。《と期待を込めて話していた。
(大菜)