同社は平成9年度より科学技術庁科学技術振興調整費「単一磁束量子を担体とする極限情報処理の研究」に参加し、超伝導SFQ回路の研究を行っている。本プロジェクトは、他にNEC、日立、SRL, 電総研、名古屋大学、東大、日本女子大、東北大、横浜国大の全10機関が参加しており、各機関がSFQ回路の設計・評価を行い、NECのNbプロセスを用いて回路試作するという非常に効率的な進め方をしており、これまでもいくつかの成果がスーパコムでも報告されている。

　現在インターネットの普及に伴って、通信回線を流れる情報量は加速度的な増大を続けており、基幹回線の経路を切り換えるハイエンドルータなどは、将来的に半導体回路では実現出来なくなる可能性が指摘されている。 超伝導SFQ回路は、ゲート当り10nWの100GHzを越えるような半導体回路では達成できない超低消費電力・超高速の論理回路を実現する可能性を持っており、このような超高速の通信機器への応用が期待されている。

　超伝導SFQ回路は、内部で10 ピコ秒程度の幅、振幅1mV以下の微小なSFQパルスを用いて論理動作を行うわけだが、その出力を外部に取り出すためには、受け側の半導体回路の入力感度以上に、出力のパルス幅を広げ、電圧を増幅する必要がある。さらに高いスループットが要求されるハイエンドルータを実現するために、出力1本当り10Gbps以上と高速であることも必要だ。現在インターフェースの受け側として考られる高速半導体回路においては、10GHzの動作速度で、6mV以上の入力が必要であり、超伝導回路側でそのレベルまで増幅するドライバ回路が必要である。

　このドライバ回路は、接合特性にヒステリシスを持つ接合を直列接続したラッチ型とSQUIDを直列接続したSQUID型の二種類の回路が提案されている。ラッチ型は、ACバイアス駆動であること、動作周波数がパンチスルー現象で律速されるという問題はあるが、出力を接合のギャップエネルギー程度まで大きく取ることが出来る。これに対してSQUID型は、DCバイアスで済むが、出力が小さく、また前段に大きな分配回路が必要となるため、同じ出力を得るためにはラッチ型の10倍以上の回路規模になってしまう。

　今回富士通は、ラッチ型ドライバ回路を用いた。ラッチ型回路は、現状プロセスで作製したNb接合を用いた場合、数GHz程度までしか動作できないというが、接合にシャント抵抗を付加しその値を最適化することにより上記問題点を解決し、10GHzの高速動作が可能となった。今回試作したドライバ回路は8段の直列接合で構成し、印加したACバイアスに同期してドライバ回路に入力したSFQパルスを、3GHzの動作周波数では10mV、10GHzでは7mVの出力波形にして取り出すことができた。ドライバ回路は、これまでもいくつかの研究機関により研究されているが、SFQパルスを、10GHzで次段の半導体回路を駆動できるレベルの波形を取り出したのは初めて、とのことである。

　今後、実際に半導体回路と組み合わせて高スループットのSFQ/半導体回路のインターフェースを実現することで、SFQ回路の応用が広がっていくと思われる。

（磁束 量子/じそく かずこ）

図　超伝導ドライバの出力波形